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The main goal of this project is to design a digital filter which is compatible 
between simulation tool (software) and hardware implementation using Matlab and 
Quartuss II. The filter is realized in Direct Form II biquad architecture to achieve 
scalable and expandable design which can be cascaded if necessary. Filter 
quantization procedure is presented based on the finite word-length arithmetic to 
determine the bit length of the filter’s digital parameters as accurate as possible. 
With the resulting bit-true model, hardware design implementation using Verilog 
RTL for Altera FPGA is then performed. A biquad filter in FPGA, using numerous 
hardware realization methods, namely fully combinational, combinational-sequential 
and bit serial are designed and performance analysis is carried out by comparing 
their efficiency and area. The design is then optimized further to be more cost-
effective by implementing the bit-serial arithmetic architecture where multipliers are 
replaced with lookup table (LUT). According to the simulation result, fully-
combinational is the fastest and the most expensive approach with unconstrained 
resource utilization while combinational-sequential compromises between area and 
speed with limited resources. On the other hand, bit-serial model achieves highest 
maximum frequency with lowest propagation delay between registers. Optimization 
with LUT usage is a hybrid model of fully-combinational and bit-serial which it 
balances up the pros and cons by improving the maximum frequency of fully 













Kajian ini dilakukan bertujuan mengkaji cara-cara untuk mereka-bentuk digit 
penapis moden yang serasi antara alat simulasi dan perlaksanaan perkakasan dengan 
menggunakan MATLAB dan Quartus II. Penapis itu akan direalisasikan dalam 
biquad seni bina untuk mencapai reka bentuk berskala yang dapat diperkembangkan 
secara lata sekiranya ada keperluan. Prosedur pengkuantuman penapis akan 
dicadang berdasarkan panjang-perkataan terhad aritmetik untuk menentukan 
panjang-oktet parameter digital penapis setepat mungkin. Dengan model-bit yang 
benar, reka bentuk perkakasan akan dilaksanakan dengan menggunakan Verilog 
RTL untuk Altera FPGA. Selain itu, penapis modular biquad akan dilaksanakan 
dengan menggunakan beberapa kaedah untuk merealisasikan perkakasan, iaitu logik 
gabungan, gabungan-berjujukan and bit-siri dengan membandingkan kecekapan dan 
luas permukaan mereka. Reka bentuk akan dioptimumkan supaya lebih kos efektif 
dengan melaksanakan bit-siri berseni aritmetik di mana pengganda akan digantikan 
dengan jadual lookup (LUT). Menurut hasil simulasi, logik gabungan adalah keadah 
yang paling cepat dan paling mahal dengan penggunaan sumber yang tidak dikekang 
manakala gabungan-berjujukan kompromi antara keluasan dan kelajuan dengan 
sumber yang terhad. Sebaliknya, bit-siri model mencapai frekuensi maksimum 
tertinggi dengan lengah perambatan yang terendah. Pengoptimuman dengan 
penggunaan LUT adalah satu model hybrid antara logik gabungan dan bit-siri 
dengan meningkatkan kekerapan maksimum daripada logic gabungan dan 
mengurangkan jumlah masa pelaksanaan daripada bit-siri. 
  
